في الأسبوع الماضي في مؤتمر الدوائر الدولية للدوائر الصلبة IEEE (ISSCC) ، وهما من أكبر المنافسين في صناعة الرقائق المتقدمة ، إنتل و TSMCتفصيل قدرات دوائر الذاكرة الرئيسية ، Sramبنيت باستخدام أحدث تقنياتهم ، إنتل 18A و TSMC N2. تباطأت قدرة صانعي الرقائق على الاستمرار في خفض الدوائر على مر السنين – ولكن كان من الصعب بشكل خاص تقليص SRAM ، والتي تتكون من صفائف كبيرة من خلايا الذاكرة والدوائر الداعمة.
يوفر كتلة SRAM الأكثر كثافة للشركة معززة 38.1 ميغابت لكل ملليمتر مربعباستخدام خلية ذاكرة تبلغ 0.021 ميكرومتر مربع. هذه الكثافة تصل إلى ما يصل إلى 23 في المئة دفعة لإنتل وتحسين 12 في المئة ل TSMC. من المستغرب إلى حد ما ، نفس الصباح ملخصات كشف النقاب عن تصميم SRAM الذي حقق نفس الكثافة باستخدام الجيل السابق من الترانزستورات ، لكنه يعمل بأقل من نصف السرعة.
تقنيات Intel و TSMC هي أول استخدام للشركتين للهندسة المعمارية الترانزستور الجديدة ، تسمى Nanosheets. (انتقلت Samsung إلى Nanosheets في جيل سابق.) في الأجيال السابقة ، يتدفق الحالية عبر الترانزستور عبر منطقة قناة على شكل زعانف. يعني التصميم أن زيادة التيار يمكن أن يقودها الترانزستور – بحيث يمكن للدوائر أن تعمل بشكل أسرع أو تنطوي على ربطات أطول – تتطلب إضافة المزيد من الزعانف إلى الجهاز. تتخلص أجهزة Nanosheet مع الزعانف ، وتبادلها للحصول على كومة من شرائط السيليكون. الأهم من ذلك ، أن عرض أوراق النانو يمكن تعديلها من جهاز إلى آخر ، بحيث يمكن زيادة التيار بطريقة أكثر مرونة.
يقول جيم هاندي ، كبير المحللين في شركة Memory Consulting Objective Analysis: “يبدو أن أوراق النانو تسمح لـ SRAM بالتوسيع أفضل من الأجيال الأخرى”.
الترانزستورات المرنة تجعل SRAM أصغر وأفضل
تخزن خلية SRAM قليلاً في دائرة ستة ترانسور. لكن الترانزستورات ليست متطابقة ، لأن لديهم مطالب مختلفة عليها. في خلية قائمة على Finfet ، يمكن أن يعني هذا بناء زوجين من الأجهزة مع زعانين لكل منهما والترانزستورات المتبقية مع زعنفة واحدة لكل منهما.
يقول Tsung-Yung Jonathan Chang ، مدير كبير في TSMC وزميل IEEE ، إن أجهزة Nanosheet توفر “مرونة أكبر في حجم خلية SRAM”. هناك تباين أقل غير مقصود بين الترانزستوراتمع Nanosheets ، كما يقول ، جودة تحسن أداء SRAM منخفضة الجهد.
استفاد المهندسون من كلتا الشركتين من مرونة نانوشيت ترانزستورز. بالنسبة للأجهزة المزدوجة سابقًا ، والتي تسمى الترانزستورات المنسدلة والبوابة ، يمكن أن تكون أجهزة Nanosheet أضيق جسديًا من الزعانين المنفصلين اللذين استبدلهما. ولكن نظرًا لأن كومة أوراق النانو تحتوي على مساحة أكبر من السيليكون في المجموع ، يمكن أن تدفع المزيد من الحالية. بالنسبة إلى Intel وهذا يعني ما يصل إلى 23 في المئة في منطقة الخلية.
“عادةً ما يكون خط البت عالقًا عند 256 بت لفترة من الوقت. بالنسبة لـ N2 … يمكننا تمديد ذلك إلى 512. إنه يحسن الكثافة بنسبة تقارب 10 في المائة. ” -سونغ يونغ جوناثان تشانغ ، TSMC
قامت Intel بتفصيل نسختين من دائرة الذاكرة ، وكثافة عالية ونسخة عالية الدقة ، وأخذ الأخير ميزة أكثر من مرونة نانوشيت. في تصميمات Finfet ، تتمتع الترانزستورات ذات البوابة والانسحاب بنفس العدد من الزعانف ، لكن أوراق النانو تسمح لـ Intel بجعل الترانزستورات المنسدلة أوسع من أجهزة Pass-Gate ، مما يؤدي إلى انخفاض جهد التشغيل الحد الأدنى.
بالإضافة إلى الترانزستورات النانوية ، تعد Intel 18A أيضًا أول تقنية تضم شبكات توصيل الطاقة الخلفية. حتى عام 18A ، تم بناء كل من توصيلات توصيل الطاقة ، والتي تكون سميكة عادة ، وترابط الحمل للإشارة ، والتي تكون أدق ، فوق السيليكون. تعمل القوة الخلفية على نقل الطاقة تحت السيليكون حيث يمكن أن تكون أكبر وأقل مقاومة ، وتشغل الدوائر من خلال الاتصالات الرأسية التي تظهر عبر السيليكون. يحرر المخطط أيضًا مساحة لتوصيلات الإشارة.
مع أجهزة Finfet ، تحتاج بوابة المرور SRAM (PG) وترانزستورات السحب (PD) إلى دفع أكثر من الترانزستورات الأخرى ، لذا فهي مصنوعة من زعانين. مع الترانزستورات النانوية ، يمكن أن يكون SRAM تصميم أكثر مرونة. في تصميم Intel العالي من التيار ، يكون جهاز PG أوسع من غيره ، لكن ترانزستور PD أوسع من ذلك لدفع المزيد. إنتل
ومع ذلك ، فإن القوة الخلفية ليست مساعدة في تقليص خلية بت SRAM نفسها ، كما قال Xiaofei Wang ، قيادة التكنولوجيا ومدير Intel ، للمهندسين في ISSCC. في الواقع ، فإن استخدام الطاقة الخلفية داخل الخلية سيوسع منطقتها بنسبة 10 في المائة. لذا بدلاً من ذلك ، قام فريق Intel بتقييد الدوائر المحيطية وإلى محيط صفيف الخلايا بت. في السابق ، ساعد ذلك في تقليص الدوائر ، لأن المهندسين تمكنوا من بناء مكثف رئيسي أسفل خلايا SRAM.
TSMC لم ينتقل بعد إلى السلطة الخلفية. لكنه كان قادرًا على استخراج تحسينات مفيدة على مستوى الدائرة من الترانزستورات النانوية وحدها. بسبب مرونة الترانزستور ، تمكن مهندسو TSMC من تمديد طول خط البت ، والاتصال الذي تتم من خلاله كتابة الخلايا والقراءة. يربط خط بت أطول من خلايا SRAM ويعني أن الذاكرة تحتاج إلى دوائر طرفية أقل ، تقلص المنطقة الكلية.
يقول تشانغ: “عادةً ما يكون خط البت عالقًا عند 256 بت لفترة من الوقت”. “بالنسبة لـ N2 … يمكننا تمديد ذلك إلى 512. إنه يحسن الكثافة بنسبة تقارب 10 في المائة.”
Synopsys تضغط دوائر Sram
وصلت Synopsys ، التي تبيع أدوات التصميم الإلكتروني وتصميمات الدوائر التي يشتريها المهندسون وتكاملها في أنظمتهم ، بنفس كثافة TSMC و Intel ولكنها باستخدام تقنية Finfet الأكثر تقدماً اليوم ، 3 نانومتر. جاءت كسب كثافة الشركة بشكل رئيسي من الدوائر المحيطية التي تتحكم في مجموعة SRAM نفسها ، وتحديداً ما يسمى بنية السكك الحديدية المزدوجة مع مجموعة من مستوى المدى الموسع.
لتوفير الطاقة ، لا سيما في معالجات الهاتف المحمول ، بدأ المصممون في قيادة صفيف SRAM والدوائر الطرفية في فولتية مختلفة ،Rahul Thukral ، كبير مدير إدارة المنتجات في Synopsys. يطلق عليه السكك الحديدية المزدوجة ، فهذا يعني أن المحيط يمكن أن يعمل في جهد منخفض عند الحاجة بينما تعمل خلايا بت SRAM في جهد أعلى ، مما يجعل من غير المرجح أن تفقد قطعها.
ولكن هذا يعني أن الفولتية التي تمثل 1S و 0s في خلايا SRAM لا تتطابق مع الفولتية في المحيط. لذلك ، يضم المصممون دوائر تسمى محولات المستوى للتعويض.
تعمل SNOPSYS SRAM الجديدة على تحسين كثافة الذاكرة عن طريق وضع دوائر شيفتر المستوى في الواجهة مع المحيط بدلاً من عميق داخل صفيف الخلية وجعل الدوائر أصغر. ما تسميه الشركة “محولات مستوى النطاق الموسعة” يدمج المزيد من الوظائف في الدائرة أثناء استخدام Finfets مع زعانف أقل ، مما يؤدي إلى SRAM أكثر إحكاما بشكل عام.
لكن الكثافة ليست هي النقطة الوحيدة لصالحها ، وفقًا لـ Thukral. يقول: “إنه يتيح أن يكون القضبان متباعدين كثيرًا” ، في إشارة إلى جهد الخلايا البتة والجهد المحيطي. يمكن أن يمتد الجهد في خلايا البت بين 540 مللي فولت و 1.4 فولت بينما يمكن أن يصل الجهد في المحيط إلى 380 مللي فولت. ويقول إن الاختلاف الجهد هذا يسمح لـ SRAM بالأداء بشكل جيد مع تقليل الطاقة ، كما يقول. يقول: “عندما تنزلها إلى الفولتية المنخفضة حقًا … فإنها تنخفض الطاقة كثيرًا ، وهو ما يحبه عالم الذكاء الاصطناعي اليوم”.
وردا على سؤال حول ما إذا كان تصميم الدائرة المماثل قد يعمل على تقليص SRAM في تقنيات Nanosheet المستقبلية ، قال Thukral: “الإجابة هي 100 في المئة نعم”.
على الرغم من أن Synopsys تمكنت من مطابقة TSMC و Intel على الكثافة ، إلا أن عرضها يعمل ببطء أكبر. كان الحد الأقصى لـ Synopsys SRAM 2.3 جيجاهيرتز مقارنة بـ 4.2 جيجاهرتز للحصول على أسرع نسخة من SRAM من TSMC و 5.6 جيجا هرتز لإنتل.
يقول إيان كوتريس ، كبير المحللين في أكثر من مور: “يمكن أن تصل Synopsys المثيرة للإعجاب إلى نفس الكثافة على 3 نانومتر ، وتردد سيكون مناسبًا لسيليكون السوق الشامل لتلك العقدة على المدى الطويل”. “إنه يعرض أيضًا كيف نادراً ما تكون العقد العملية ثابتة ، ولا تزال تصاميم جديدة وكثيفة لأشياء مثل SRAM تحدث.”
من مقالات موقعك
المقالات ذات الصلة حول الويب